不同移位寄存器基本数据输入/输出分析

移位寄存器是另一种类型的时序逻辑电路，可用于存储或传输二进制数据

此顺序设备加载其输入上的数据然后移动或每个时钟周期将其“移位”到输出，因此名称移位寄存器。

移位寄存器基本上由几个单位“D”组成 - 类型数据锁存器，每个数据位一个，逻辑“0”或“1”，以串行型菊花链方式连接在一起，以便一个数据锁存器的输出成为下一个锁存器的输入

数据位可以串行输入或输出移位寄存器，从左或右方向一个接一个地输入，或者在并行配置中同时输出。

组成单个移位寄存器设备所需的单个数据锁存器的数量通常取决于最常用的存储位数b由8个单独的数据锁存器构成的8位（1字节）宽。

移位寄存器用于数据存储或数据移动，因此通常用于计算器内部或计算机在将数据添加到一起之前存储数据，例如两个二进制数，或者将数据从串行转换为并行或并行转换为串行格式。构成单个移位寄存器的各个数据锁存器均由公共时钟（Clk）信号驱动，使其成为同步器件。

移位寄存器IC通常提供 clear 或重置连接，以便它们可以根据需要“设置”或“重置”。通常，移位寄存器以四种不同模式之一运行，数据通过移位寄存器的基本移动为：

串行输入到并行输出（SIPO） - 寄存器加载串行数据，一次一位，存储的数据以并行形式在输出端可用。

串行输入到串行输出（SISO） - 数据在寄存器的“IN”和“OUT”串行移位，在时钟控制下左右两个方向一次一位。

并行输出到串行输出（PISO） - 并行数据同时加载到寄存器中，并在寄存器中串行移出一位时钟控制下的时间。

并行到并行输出（PIPO） - 并行数据同时加载到寄存器中，并一起传输到它们各自的输出由相同的时钟脉冲组成。

d的影响ata通过移位寄存器从左向右移动可以图形方式显示为：

此外，定向运动通过移位寄存器的数据可以在左侧，（左侧移位）到右侧，（右侧移位）左侧但右侧外侧，（旋转）或左右两侧移位在同一寄存器内，从而使其成为可能双向。在本教程中，假设所有数据都向右移动（右移）。

串行输入到并行输出（SIPO）移位寄存器

4位串行-in到并行移位寄存器

操作如下。让我们假设所有触发器（ FFA 到 FFD ）刚刚复位（CLEAR输入）并且所有输出 Q A 到 Q D 处于逻辑电平“0”，即没有并行数据输出。

如果逻辑“1”连接到 FFA 的 DATA 输入引脚，则在第一个时钟脉冲输出 FFA 和因此，得到的 Q A 将设置为高电平为逻辑“1”，所有其他输出仍然保持低电平为逻辑“0”。现在假设 FFA 的 DATA 输入引脚再次返回到逻辑“0”，给出一个数据脉冲或0-1-0。

第二个时钟脉冲将 FFA 的输出更改为逻辑“0”，输出 FFB 和 Q B HIGH至逻辑“1”，因为其输入 D 在 Q A 上具有逻辑“1”电平。逻辑“1”现在已经沿着寄存器向右移动或“移位”了一个位置，因为它现在位于 Q A 。

当第三个时钟脉冲到达时，此逻辑“1”值移至 FFC （ Q C ）的输出，依此类推，直至到达第五个时钟脉冲，将所有输出 Q A 再次设置为 Q D 再次返回逻辑电平“0”因为 FFA 的输入在逻辑电平“0”保持不变。

每个时钟脉冲的作用是将每个阶段的数据内容向右移动一个位置，这将在下表中显示，直到 0-0-0-1 的完整数据值存储在寄存器中。现在可以直接从 Q A 到 Q D 的输出读取该数据值。

然后，数据已从串行数据输入信号转换为并行数据输出。真值表和后续波形显示逻辑“1”从左到右通过寄存器传播如下。

通过移位寄存器的基本数据移动

注意第四个时钟脉冲结束后的4位数据（ 0-0-0-1 ）存储在寄存器中，并将保留在那里提供时钟登记册已经停止。实际上，寄存器的输入数据可以包括逻辑“1”和“0”的各种组合。通用的 SIPO IC包括标准的8位74LS164或74LS594。

串行输出到串行输出（SISO）移位寄存器

这个移位寄存器与上面的SIPO非常相似，只是在数据被直接读取之前从输出 Q A 到 Q D 的并行形式，这次允许数据直接流过注册并退出另一端。由于只有一个输出， DATA 以串行模式一次一位地保留移位寄存器，因此名称串行输入到串行输出移位寄存器或SISO。

SISO移位寄存器是四种配置中最简单的一种，因为它只有三个连接，串行输入（SI）决定进入左侧翻转的内容-flop，串行输出（SO），取自右手触发器的输出和时序信号（Clk）。下面的逻辑电路图显示了一个通用的串行输出串行移位寄存器。

4位串行输入到串行输出移位寄存器

如果输出数据与输入数据完全相同，您可能会想到SISO移位寄存器的重点。那么这种类型的移位寄存器也可以作为临时存储设备，或者它可以作为数据的时间延迟设备，时间延迟量由寄存器中的级数控制， 4,8,16等或通过改变时钟脉冲的应用。常用的IC包括74HC595 8位串行输入到串行输出移位寄存器，全部具有3态输出。

并行输出到串行输出（PISO）移位寄存器

并行到串行输出移位寄存器的作用与上面的串行输入和并行输出相反。数据以并行格式加载到寄存器中，其中所有数据位同时进入其输入，并行输入引脚 P A 至 P D 的寄存器。然后以正常右移模式从 Q 处的寄存器顺序读出数据，表示 P A 处的数据到 p <子> d

该数据在每个时钟周期以串行格式一次一位地输出。值得注意的是，对于这种类型的数据寄存器，不需要时钟脉冲来并行加载寄存器，因为它已经存在，但需要四个时钟脉冲来卸载数据。

4位并行输出移位寄存器

由于此类移位寄存器转换并行数据，例如将8位数据字转换为串行格式，它可以用于将许多不同的输入线复用成单个串行数据流，该数据流可以直接发送到计算机或通过通信线路传输。常用的IC包括74HC166 8位并行/串行输出移位寄存器。

并行输出（PIPO）移位寄存器

最终操作模式是并行到并行移位寄存器。这种类型的移位寄存器还充当临时存储设备或类似于上述SISO配置的时间延迟设备。数据以并行格式显示在并行输入引脚 P A 到 P D ，然后一起传输通过相同的时钟脉冲直接将它们的输出引脚 Q A 连接到 Q D 。然后一个时钟脉冲加载和卸载寄存器。这种并行加载和卸载的安排如下所示。

4位并行到并行移位寄存器

PIPO移位寄存器是四种配置中最简单的一种，因为它只有三个连接，并行输入（PI）决定了什么进入触发器，并行输出（PO）和序列时钟信号（Clk）。

类似于串行输入到串行输出移位寄存器，这种类型的寄存器也可以作为临时存储设备或延时设备，具有时间量延迟随时钟脉冲的频率而变化。此外，在这种类型的寄存器中，各个触发器之间没有互连，因为不需要对数据进行串行移位。

通用移位寄存器

今天有很多高速度双向“通用”类型移位寄存器可用，例如TTL 74LS194,74LS195或 CMOS 4035 ，它们可用作4位多功能设备，可以是用于串行到串行，左移，右移，串行到并行，并行到串行，或作为并行到并行的多功能数据寄存器，因此它们的名称为“通用”。

这些通用移位寄存器可以执行并行和串行输入到输出操作的任意组合，但需要额外的输入来指定所需的功能以及预加载和复位器件。常用的通用移位寄存器是TTL 74LS194，如下所示。

4位通用移位寄存器74LS194

通用移位寄存器是非常有用的数字设备。它们可以配置为响应需要某种形式的临时存储器存储的操作，或者用于延迟信息（例如SISO或PIPO配置模式）或以串行或并行格式将数据从一个点传输到另一个点。通用移位寄存器经常用于算术运算中，用于向左或向右移位数据以进行乘法或除法。

移位寄存器教程摘要

然后总结一下Shift寄存器

一个简单的移位寄存器可以仅使用D型触发器，每个数据位一个触发器。

每个触发器的输出连接到右侧触发器的 D 输入。

移位寄存器将数据保存在存储器中，并在每个时钟脉冲上移动或“移位”到所需位置。

每个时钟脉冲将寄存器的内容移位一位到左侧或右侧。

数据位可以在串行输入（SI）配置中一次一位地加载，或者以并行配置（PI）同时加载。

对于串联输出（SO），可以一次一位地从寄存器中删除数据，或者从并行输出（PO）同时删除所有数据。

移位寄存器的一个应用是串行和并行之间的数据转换，或串行的并行转换。

移位寄存器分别标识为SIPO，SISO，PISO，PIPO，或者作为通用移位寄存器，所有功能组合在一个设备中。

在关于顺序逻辑电路的下一个教程中，我们将看看当移位寄存器中的最后一个触发器的输出直接连接到第一个翻转的输入时会发生什么。翻牌产生一个闭环电路，不断循环循环数据。然后产生另一种称为环形计数器的顺序逻辑电路，用作十进制计数器和分频器。